集成电路科学与工程论文范文

集成电路科学与工程创新发展路径研究——以存内计算与新型材料应用为例

摘要

集成电路产业作为国家科技竞争的核心领域，正面临摩尔定律逼近物理极限的挑战。本文以存内计算架构创新与二维材料应用为切入点，结合北京大学40nm RRAM存内计算芯片、清华大学二维材料器件研发等最新成果，系统分析集成电路在计算架构、材料体系、工艺设备三大维度的突破路径，提出通过异构集成技术实现算力与能效的协同提升。

关键词

存内计算；二维材料；异构集成；能效比；集成电路创新

一、计算架构创新：存内计算突破冯·诺依曼瓶颈

传统冯·诺依曼架构中存储与计算单元的物理分离导致"内存墙"问题日益突出。北京大学黄如院士团队开发的40nm RRAM存内计算芯片，通过在存储单元内直接完成矩阵乘法运算，使机器视觉系统的能效比提升3个数量级。该芯片采用混合域多项式加速器架构，在光学畸变矫正任务中实现128TOPS/W的峰值能效，较传统GPU方案降低98%功耗。

这种架构创新体现在三个层面：

计算单元重构：将1T1R（单晶体管单电阻）存储单元改造为模拟计算核心，利用欧姆定律实现乘法运算的物理级并行化。

数据流优化：通过片上网络（NoC）重构，消除数据搬运能耗占比（从传统架构的72%降至18%）。

精度动态调节：采用8位混合精度设计，在保证图像处理质量的前提下，将存储单元密度提升至128Mb/mm²。

二、材料体系突破：二维材料开启后硅时代

当晶体管尺寸逼近3nm节点时，量子隧穿效应导致硅基器件漏电率激增。清华大学团队在石墨烯/氮化硼异质结研究中取得突破，制备出开关比达10⁸、迁移率超1500cm²/V·s的场效应晶体管。这种二维材料器件具有三大优势：

原子级厚度控制：通过机械剥离法可获得单层石墨烯，层间范德华力调控精度达0.01nm。

异质集成兼容性：与CMOS工艺兼容的转移印刷技术，实现二维材料与硅基电路的混合集成。

新型功能拓展：利用铁电性二维材料（如α-In₂Se₃）开发非易失性存储器，写入电压降低至1.5V。

在存储器领域，三维堆叠技术正推动NAND闪存向512层发展。长江存储的Xtacking® 3.0架构通过将CMOS电路与存储阵列独立制造，使单颗芯片容量突破2Tb，同时将编程速度提升至500μs/page。

三、工艺设备协同：EUV光刻与原子层沉积的融合创新

ASML的TWINSCAN NXE:3600D极紫外光刻机（EUV）已实现5nm节点量产，其数值孔径（NA）提升至0.55，配合多重曝光技术可制造2nm器件。但EUV光源功率（250W）限制仍制约产能，上海微电子装备公司研发的SSA600/10B光刻机通过双工作台设计，使晶圆曝光效率提升40%。

在薄膜沉积领域，原子层沉积（ALD）技术成为关键支撑。中微公司的Primo AD-300设备可实现铪基高k介质（k=38）的原子级均匀沉积，漏电流密度较传统SiO₂降低3个数量级。结合自对准多重图案化（SAMP）技术，在7nm节点实现17nm金属线宽控制。

四、产业生态构建：产学研协同创新模式

集成电路创新需要构建"基础研究-技术转化-产业应用"的全链条体系。清华大学集成电路学院与中芯国际联合研发的14nm FinFET工艺平台，通过产学研协同攻关，将良品率从68%提升至92%。在人才培养方面，复旦大学率先设立"集成电路科学与工程"一级学科，构建从材料到系统的课程体系，培养具备多学科交叉能力的复合型人才。

结论

集成电路产业正经历从"规模扩张"到"创新驱动"的范式转变。存内计算架构、二维材料器件、EUV光刻技术的突破，标志着产业进入"异构集成"新阶段。未来需加强基础研究投入，突破EDA工具、核心IP等"卡脖子"环节，通过新型举国体制构建自主可控的产业生态，最终实现2035年芯片自给率70%的战略目标。

参考文献

北京大学40nm RRAM存内计算芯片研究

清华大学二维材料器件研发进展

集成电路工艺设备创新趋势

长江存储Xtacking® 3.0技术白皮书